

Portafolio de Proyectos: Desarrollo de Hardware Digital en Verilog

Portafolio de Desarrollo de Hardware Digital en Verilog

Comparto un resumen de los proyectos más recientes desarrollados en HDL (Verilog), enfocados en el diseño, simulación y optimización de arquitectura de computadoras y componentes aritméticos:

- ♦ **Sumador de 1 Bit (Full Adder)**

Diseño e implementación de un módulo fundamental que realiza la suma binaria de dos operandos (A y B) junto con un acarreo de entrada (Cin), generando el resultado y un acarreo de salida mediante lógica de compuertas.

- ♦ Sumador de 3 Bits (Ripple Carry Adder)

Desarrollo de un sumador que procesa operandos de 3 bits, calculando secuencialmente la suma y propagando los acarreos internos etapa por etapa hasta obtener el resultado final.

- ♦ **Sumador de 3 Bits con Acarreo Anticipado (Carry Lookahead Adder - CLA)**

Optimización del diseño aritmético orientada a la reducción de retardo. Utiliza señales de generación y propagación para calcular los acarreos de manera paralela en operandos de 3 bits, mejorando la velocidad de procesamiento.

- ♦ Unidad Aritmético Lógica (ALU) de 3 Bits

Arquitectura de un componente capaz de ejecutar múltiples instrucciones mediante una señal de control. Integra operaciones aritméticas (suma y resta mediante complemento a 2) y lógicas (AND, OR). Incluye lógica para determinar el estado de la operación mediante banderas: Negativo (N), Cero (Z), Acarreo de salida (C) y Desbordamiento (V).
